Архив : 26 Август 2008 год

Новый, высокоскоростной, двухпроводный последовательный интерфейс LTC2274 значительно сокращает количество линий ввода-вывода данных, используемых для связи между 16-битным АЦП и FPGA с 16 КМОП или 32 LVDS параллельных линий данных до одной дифференциальной пары с самотактированием, работающей на скорости 2,1Гбит/с, высвобождая тем самым ценные выводы на FPGA. Последовательный обмен данными упрощает размещение элементов и требует меньше места для разводки проводников печатной платы, обеспечивая при этом возможность проводить линию через аналоговые и цифровые узлы. В приложениях, чувствительных к шумам, последовательный интерфейс образует эффективный барьер, изолирующий аналоговые и цифровые цепи, и служащий для ослабления связи между цифровыми выходами для уменьшения эффекта цифровой обратной связи.

Выходные данные LTC2274 переводятся в последовательную форму в соответствии с требованиями JEDEC последовательного интерфейса для преобразователей данных (JESD204), используя шифрование 8b10b, что обеспечивает совместимость со многими высокоскоростными интерфейсами FPGA, включая  RocketIO компании Xilinx, Stratix II GX I/O компании Altera и ECP2M I/O компании Lattice. Обеспечивая быстродействие 2,1Гбит/с, LTC2274 имеет самый быстродействующий высокоскоростной интерфейс среди микросхем АЦП, имеющихся в настоящее время на рынке. Передовое оборудование передачи данных, многоканальные системы, компактная аппаратура и измерительные устройства, все они получат преимущества от использования уникального интерфейса LTC2274 и его высоких характеристик.

LTC2274 выполняет несколько уникальных функций для улучшения общей конструкции аппаратуры. Для использования в приемниках с высокой чувствительностью, LTC2274 имеет встроенные автономные цепи подстройки, которые улучшают параметр SFDR-микросхемы АЦП до величины менее 100dBc для входных сигналов низкого уровня. Для предотвращения интерференции от выходных цифровых последовательных данных, имеется дополнительный шифратор данных, который придает спектру передаваемых данных последовательного канала случайный характер. Кроме того, для облегчения тестирования последовательного интерфейса, в микросхеме имеются образцовые тестовые последовательности.

При том, что LTC2274 может работать с максимальной частотой выборок 105Мвыб/с, внутренняя схема ФАПЧ может конфигурироваться для работы на одной из трех различных частот выборок. Встроенные в микросхему цепи стабилизации скважности тактового сигнала могут быть применены при использовании источника тактового сигнала со скважностью отличной от 50%. Отдельные выводы для сигналов отключения аналоговой и цифровой частей микросхемы обеспечивают экономию энергии.

Микросхема LTC2274 закрепляет лидерство компании Linear в области высококачественных микросхем, предлагая превосходное соотношение сигнал/шум (SNR), 77,5дБ, и динамический диапазон сигнала без искажений (SFDR), 100дБ, в рабочей полосе частот. Очень низкая среднеквадратичная величина дрожания сигнала 80фс обеспечивает субдискретизацию входного сигнала с частотой до 500МГц с получением прекрасных шумовых характеристик. Потребление энергии микросхемой составляет 1,3Вт от источника питания аналоговой части напряжением 3,3В. Последовательный канал данных LTC2274 обеспечивает возможность ее выпуска в 6x6мм QFN-40-корпусе, что составляет менее чем половину размера обычных 16-битных АЦП с параллельной шиной.

Кроме 16-битной, 105Мвыб/с  микросхемы LTC2274, вскоре ожидается выпуск совместимых с ней по выводам микросхем с быстродействием 80 и 65Мвыб/с. Промышленные партии микросхем LTC2274 выпускаются для коммерческого и промышленного температурного диапазона.

Источник: terraelectronica.ru

Отличительные особенности:

• установлена БИС XC3SD1800A-4FGG676C Spartan-3A DSP FPGA;
• частоты синхронизации: 125MHz LVTTL SMT, 25.175MHz LVTTL SMT (video clock), 25MHz Ethernet clock (подведена к FPGA), разъем внешнего источника синхронизации LVTTL;
• 128MB (32Mx32) DDR2 SDRAM;
• 16Mx8 parallel / BPI конфигурационная флэш-память;
• 64Mb флэш-память с SPI интерфейсом для хранения конфигурационных параметров и данных.
  • Ethernet 10/100/1000 PHY;
• разъем и драйвер RS232;
• интерфейс VGA;
• сетыре линии выбора SPI;
• два разъема EXP для мезонинных плат расширения;
• индикаторы и переключатели пользователя: восемь светодиодов, DIP-переключатель, кнопка Reset и четыре кнопки пользователя;
• разъемы для отладки: JTAG, ACE, SATA;
• тридцать выводов GPIO выведены на разъем, к которому может быть подключена карта System ACE^™ Compact Flash;
• сетевой блок питания;
• компакт диск с ПО ISE^™ WebPACK^™ 9.2i.

Комплектация:

1. плата HW-SD1800A-DSP-SB-UNI-G;
2. блок питания;
3. компакт-диск с документацией, тестирующей и демо-программами;

Техническая документация и программное обеспечение (на компакт-диске): Xilinx 9.2i Design Tools Evaluatio DVD

• ISE 9.2i WebPACK;
• ISE 9.2i Foundation Evaluation;
• ChipScope Pro 9.2i Evaluation;
• PlanAhead 9.1 Evaluation;
• Documentation.

Для полноценной работы требуется загрузочный кабель: HW-PC4, HW-USB-II-G.