Архив : 18 Октябрь 2006 год

В церемонии открытия принимали участие представители организаторов выставочного проекта Генеральный директор ООО «Майер Джей Экспо» Миляева Елена Станиславовна, руководитель дирекции выставок машиностроительной тематики ЗАО «Экспоцентр» Белова Марина Владимировна, а также Президент Российской инженерной академии Гусев Борис Владимирович, Заместитель Генерального директора ГАО «ВВЦ» Демидова Елена Ильинична, советник международной организации «Интерэлектро» Калошкин Анатолий Михайлович.

«ЭлектроТехноЭкспо-2006» объединила на единой выставочной площадке ведущих производителей и дистрибьюторов электротехнической и электроэнергетической отраслей промышленности. В экспозиции на площади превышающей 5000 м2 представлена продукция компаний из 9 стран мира. Посетителей выставки ожидает интересная и насыщенная программа деловых и научных мероприятий. Экспозиция продолжит свою работу до 20 октября 2006 года

Источник:PR менеджер Болотин Антон

LATTICE SEMICONDUCTOR CORP представила семейство FPGA LatticeECP2M, первое в мире недорогое семейство FPGA, предлагающее высокоскоростной serdes (сериализатор-десериализатор) параллельный-последовательный ввод-вывод и готовый блок «Субуровня Физического Кодирования» (PCS).

Опираясь на передовую архитектуру LatticeECP2 невысокой стоимости, новое семейство LatticeECP2M так же было разработано по передовой 90нм КМОП-технологии, используя 300мм подложку. Ранее высокоскоростной встроенный последовательный serdes ввод-вывод со скоростью более 3Гбит/с был доступен только в значительно более дорогих FPGA старших семейств. Интеграция данной технологии в недорогие FPGA микросхемы делает доступными более производительные интерфейсы в гораздо более широком спектре аппаратуры на быстроменяющихся конкурентных рынках, таких как массовые коммуникации, бытовая аппаратура, автомобильное, видео и промышленное оборудование.

При цене приблизительно в три раза меньше цены других FPGA, имеющих встроенный serdes ввод-вывод, семейство FPGA ECP2M эффективно заполняет разрыв в отношении цена/производительность между недорогими и производительными FPGA. Кроме того, микросхемы LatticeECP2M имеют значительно увеличенный объем встроенной памяти для поддержки возросшей пропускной способности аппаратуры на основе serdes технологий. Емкость встроенного блока ОЗУ микросхем LatticeECP2M составляет от 1,2 до 5,3Мбит, что практически на 400% больше, чем предлагают другие конкурирующие недорогие архитектуры.

Оба семейства FPGA, LatticeECP2 и LatticeECP2M, предлагают обширный выбор функций, включающий 375МГц производительность блоков, умножители 18х18, встроенную память, готовый блок интерфейса для подключения памяти DDR2 с пропускной способностью 400Мбит/с, поддержку полноскоростного (более 10Гбит/с) SPI4.2, шифрование загрузочной информации и поддержку загрузки из двух источников. Добавление от 4 до 16 каналов 3125Гбит/с serdes ввода-вывода делает LatticeECP2M FPGA хорошим ответом для широкого спектра потребителей, которые заявляют об острой потребности в недорогой реализации serdes ввода-вывода для PCI Express, межмикросхемном обмене на основе Ethernet и компактной аппаратуры с объединительной панелью.

«Семейство LatticeECP2M прокладывает новый курс в сегменте недорогих FPGA и ставит LATTICE особняком не только в плане новизны продукции, но и нашей способности донести возросший уровень качества до наших потребителей», - говорит Стив Скагс (Steve Skaggs), исполнительный директор компании LATTICE. «Данные микросхемы изменяют точку зрения на возможности недорогих FPGA и на то, как потребители могут использовать FPGA в своей массовой продукции».

«Потребители с энтузиазмом восприняли концепцию Economy Plus, когда мы представили ее с нашим первым поколением микросхем семейства LatticeECP», - говорит Стэн Копик (Stan Kopec), вице-президент по маркетингу компании LATTICE. «Теперь LATTICE меняет привычное положение вещей, представляя самые дешевые FPGA микросхемы, снабженные serdes выводом в мире. Семейство LatticeECP2M и наши ранее представленные LatticeSC микросхемы с прекрасными параметрами составляют теперь самую полную в мире коллекцию встроенных высокоскоростных serdes решений».

Семейство LatticeECP2M будет состоять из пяти микросхем с логической плотностью от 20К до 95К LUT (таблиц преобразования). Количество умножителей 18х18 в семействе LatticeECP2M так же было увеличено и составляет от 24-х до 168. Все микросхемы содержат по две цепи фиксации задержки (DLL) и восемь цепей фазовой подстройки частоты для управления формированием временных интервалов. Микросхемы выпускаются в различных BGA корпусах высокой плотности (fpBGA), имеющих от 144 до 601 выводов и работают от 1,2В питающего напряжения. Семейство LatticeECP2M имеет все признанные преимущества семейства LatticeECP2, включая DSP функции, необходимые для массовой недорогой аппаратуры.

Serdes, встроенный в LatticeECP2M, был разработан специально для использования в недорогой, экономичной (потребление энергии менее 100мВт) счетверенной архитектуре. В зависимости от размера микросхемы имеется от 1 до 4 комплектов счетверенных каналов. Каждый комплект содержит четыре serdes канала (четыре полных Tx и Rx канала) и поддерживает скорость передачи от 270Мбит/с до 3,125Гбит/с.

Многофункциональный PCS уровень, включающий 8бит/10бит шифрование, автомат состояний связи Ethernet и схемы определения скорости передачи, так же встроен в микросхемы. Сочетание serdes/ PCS позволяет поддерживать наиболее распространенные на сегодняшний день протоколы на основе пакетов, включая PCI Express, Gigabit Ethernet, последовательный RapidIO и беспроводные интерфейсные стандарты (OBSAI и CPRI).

Сочетание serdes, высококачественных DSP функций и недорогой технологии производства FPGA микросхем чрезвычайно заманчиво для поставщиков аппаратуры доступа и Edge систем, которые используют эти последовательные протоколы в своих базовых станциях, сетевых радиоконтроллерах, DSLAM и другой концентрирующей аппаратуре «последней мили», работающей по «triple play» технологии. Разработчики устройств хранения данных, производительных серверов, медицинского и промышленного оборудования, заинтересованные в недорогой и эффективной обработке сигналов, также получат выгоды от уникального сочетания возможностей семейства LatticeECP2M.

Поддержка проектирования с использованием микросхем семейства LatticeECP2M обеспечивается ispLever Version 6,0 SP1 - последней версией комплекта инструментов разработки компании LATTICE. Комплект инструментов ispLever обеспечивает доступ с помощью одного пакета программ к работе со всеми цифровыми микросхемам LATTICE и включает поддержку синтеза от компаний MENTOR GRAPHICS и SYNPLICITY. Как и для микросхем LatticeSC, удобный GUI (графический интерфейс пользователя) на основе блоков значительно упрощает конфигурацию каналов serdes. Потребители легко могут получить доступ к основным модулям интеллектуальной собственности ispLeverCore, используя управление проектированием IPexpress. Функции, поддерживаемые IPexpress, включают PCI Express, SGMII, контроллер памяти DDR1 и DDR2 и SPI4.2.

Образцы первого представителя семейства LatticeECP2M, LatticeECP2M-35, в 484-х и 672-контактных fpBGA корпусах будут доступны в октябре. Компания LATTICE планирует выпустить оставшиеся микросхемы семейства LatticeECP2M на рынок в течении первой половины 2007 года.

Источник:terraelectronica