Архив : 19 Июнь 2007 год

В контроллер интегрированы: 8-разрядный таймер общего назначения с делителем, аналоговый компаратор, два 16-разрядных таймера с 8-разрядными предделителями, детектор провалов напряжения, сторожевой таймер, блоки, обеспечивающие режимы сохранения энергии с различными возможностями выхода из них, и внутренний RC-генератор. Все выводы контроллеров могут отдавать и принимать ток до 30мА.

Области применения:

• максимальная производительность 75MIPS;
• тактовая частота до 75МГц;
• длительность цикла исполнения инструкции менее 13,3нс, задержка внутреннего прерывания – 39,9нс;
• большинство инструкций исполняются за один такт, (переход – 2 такта, ветвление – 3 такта, IREAD – 4 такта);
• компактный, RISC-подобный набор инструкций (расширенный от PIC16C5x);
• восьмиуровневый аппаратный стек для исполнения подпрограмм;
• Flash-память программ на 4096 слов, время доступа менее 13,3нс;
• Flash-память выдерживает более 10000 циклов перезаписи;
• 262x8бит SRAM-память данных;
• все выводы портов индивидуально программируются как вход или выход;
• логические уровни входов выбираются: TTL или CMOS;
• все выводы имеют выбираемые внутренние подтягивающие резисторы;
• все выводы могут отдавать и принимать ток до 30мА;
• один 8-разрядный счётчик и часы реального времени (RTCC) с программируемым 8-разрядным делителем;
• два 16-разрядный таймера с 8-разрядными предделителями, детектор провалов напряжения;
• сторожевой таймер;
• аналоговый компаратор;
• детектор провалов напряжения;
• внутренний RC-генератор, конфигурируемый в диапазоне частот 31,25кГц...4МГц;
• сброс по включению питания;
• температурные диапазоны: 0°C...+70°C (4,5В…5,5В, 75МГц) и -40°C...+85°C (3,0В…5,5В, 50МГц);
• корпус PQFP-48

Функциональная схема SX48BD приведена здесь. 

Области применения: контроллеры процессов, электронные приспособления и инструменты, системы наблюдения и безопасности, генераторы сигналов, GPS-интерфейс, управление роботами, управление электродвигателями, интерфейс датчиков, КПК, интерактивные игрушки, магнитные считыватели, IrDA-декодеры.

Данная коммуникационная опция дает разработчикам способ предложить нестандартные eSATA функции, такие как считывание состояния кнопок, и быть уверенным в том что внешнее устройство хранения обеспечит переносимость данных между современными и будущими компьютерными платформами. Были представлены два новых контроллера запоминающего устройства на основе ядра ARM7.

OXUF934DSb предлагает полный универсальный интерфейс, а для аппаратуры не требующей работы с FireWire800, имеется более дешевая версия микросхемы OXUF934DSA. Для микросхем имеются драйверы ведущего устройства, совместимые с Windows и Mac OS для системного использования и GPIO управляющих приложений. Для упрощения проведения модернизации у пользователя, внутреннее программное обеспечение может быть передано через FireWire или USB-порты.
Имея два SATA-ядра и реализацию физического уровня (PHY), контроллер разработан для обеспечения максимальной производительности при минимальном запаздывании, с быстродействием интерфейса 3Гбит/с для SATA II внешнего запоминающего устройства и 1,5Гбит/с для обратной совместимости с SATA I внешним запоминающим устройством.

Так как одно из SATA-ядер может быть сконфигурировано и как ведущий и как порт устройства, оно может быть использовано для создания и eSATA-интерфейса и как хост интерфейс для подключения второго жесткого диска.

В режиме двух ведущих SATA-устройств, контроллер может обеспечивать одновременное использование (RAID 0) и чередование дисков, или же в режиме eSATA двух дисковая RAID 0 конфигурация без труда создается с помощью внешнего разветвителя порта.

Встроенный в контроллер USB2.0 физический интерфейс PHY, поддерживает полноскоростной и высокоскоростной режимы работы, используя протокол класса устройств Mass Storage только для массовой передачи и является обратно совместимым с  USB1.1. Его быстрая скорость передачи данных при чтении и записи гарантирует, что будет получена максимально возможная производительность ведущего устройства. Использование аппаратного ускорения при небольших размерах блоков данных обеспечивает физический интерфейс PHY и канальный уровень IEEE1394, что обеспечивает наилучшие параметры при работе по шине FireWire.

Источник: terraelectronica.ru