Отличительные особенности:

Производительное модифицированное RISC-ядро:

• модифицированная Гарвардская архитектура;
• гибкие способы адресации;
• 84 базовые инструкции;
• 144КБ программной Flash-памяти;
• 48К слов для инструкций;
• 8КБ RAM-память данных;
• 4КБ EEPROM-память данных;
• набор регистров на 16x16-разрядных слов;
• производительность до 30MIPS:
  - входная тактовая частота до 40МГц,
  - 4МГц...10МГц генератор с ФАПЧ (4x, 8x, 16x);
• до 41 источников прерываний.

DSP особенности:

• двойная выборка данных;
• два аккумулятора шириной 40бит;
• аппаратный дробный и целочисленный перемножитель 17x17 за один такт;
• все DSP-инструкции выполняются за один цикл;
• сдвиг на ±16 за один цикл.

Особенности периферии:

• высокая нагрузочная способность I/O-линий: 25мА;
• пять 16-разрядных таймеров/счетчиков;
• 16-разрядные функции компаратора/ШИМ;
• интерфейс преобразования данных (DCI) с поддержкой аудиопротоколов (I2S и AC’97);
• 3-проводные SPI-модули;
• I2C-модули;
• два адресуемых UART-модуля с FIFO-буферами;
• два модуля CAN-шины, совместимых с CAN 2.0B.

Аналоговые функции:

• 12-разрядный АЦП:
  - 100 Ksps,
  - 16 каналов,
  - преобразование возможно в режимах Sleep и Idle;
• программируемый детектор пониженного напряжения (PLVD);
• цепи сброса.

Специальные микроконтроллерные функции:

• раширенная Flash-память программ: 10000 циклов стирания/записи;
• EEPROM-память данных: 100000 циклов стирания/записи;
• сторожевой таймер (WDT) с маломощным RC-генератором.

CMOS-технология:

• маломощная скоростная Flash-технология;
• диапазон напряжения питания: 2,5В...5,5В;
• низкое потребление;
• корпус TQFP-64.

Функциональная схема dsPIC30F6012 здесь.